请解释setup time和hold time的定义，并说明时钟信号延迟会如何影响这两种时序约束。

Question

Accepted Answer

考察点：考察对数字电路时序约束的理解及时钟延迟影响分析。回答思路：准确定义setup time和hold time 分析时钟延迟对setup time的影响 分析时钟延迟对hold time的影响 结合建立时间与保持时间违例的常见场景说明

考察说明