用 Verilog 实现交换两个寄存器的值。

回答思路

1. 能区分阻塞赋值和非阻塞赋值的不同语义
2. 说明在时序逻辑中使用非阻塞赋值进行交换的正确写法
3. 能解释为什么不能在时序逻辑中用中间变量实现交换
4. 能给出波形的正确性验证思路或仿真结果
5. 能讨论组合逻辑中阻塞赋值实现的局限性