在多个访存主设备（如CPU与DMA协处理器）共同访问存储的场景下，如何保证访存的有序性和一致性？

Question

Accepted Answer

考察点：考察多主设备访存中顺序保证、一致性与硬件机制的理解。回答思路：识别多主设备并发访存的一致性问题 说明总线互斥或仲裁机制 描述存储一致性模型及内存屏障/乱序限制 讨论缓存一致性协议与DMA协调

考察说明